Пристрій процесорів Intel Ivy Bridge

Частина 2

Енергоефективність та авторозгін

За цими пунктами нового небагато: зниження напруги і споживання ЦП в енергосостояніі S3 (сон всієї системи), впровадження силових ключів в контролери введення-виведення (Окремо для пам'яті і інших), і технологія PAIR (power aware interrupt routing - подача ядер сигналів про переривання з урахуванням економії енергії), яка при частковому навантаженні вибирає одне з включених ядер для обробки всіх переривань, щоб інші ядра продовжували спати. Також впроваджена приоритезация переривань - обробка малозначущих і не вимагають негайної реакції подій може відкладатися, поки якийсь з ядер НЕ прокинеться ...

Ця глава вийшла б дуже куцою, проте в минулому році на конференції Hot Chips 2011 року був опублікований досить докладну доповідь на цю тему, що стосується Sandy Bridge. Багато зазначені там подробиці були упущені навіть в нашому наіподробнейшім огляді. Тому далі йде по суті додаток до сказаного там - тим більше, що все це напевно присутній і в IB.

По-перше, виявляється, в кожному банку кешу L3 є два силових домену, в яких знаходяться дві половини осередків, які несуть власне дані і біти ECC . Центральна (осьова) частина банку, де знаходяться контролер і місцевий агент кільцевої шини, від харчування не відключається. Куди в цій схемі потрапляють масиви з тегами - неясно. Обидва домену включаються і відключаються одночасно. До сих пір було відомо, що після засипання всіх ядер в стан C6 мобільні моделі можуть відключити і весь L3. Тепер же виявляється, що банки можуть відключатися по-окремо - на жаль, залишається лише гадати, за яким алгоритмом. Можливо, він схожий на той, що з'явився ще в Pentium-M для L2, і який ми описали в огляді архітектури Bobcat . Загальне правило одне: чим більша порція кеша виявляється виключена - тим більше даних буде недоступно при зверненні до L3, а значить - тим більше треба буде їх підкачувати з ОЗУ, витрачаючи на це більше часу і дорогоцінних мікроджоулів, ніж при попаданні в кеш.

напруга Число
ядер Базова (Turbo)
частота ядер, ГГц TDP
всього TDP при
800 МГц Підвищений (XE) 4 2,5 (3,5) 55 36 Нормальне 2,2 (3,4) 45 33 2 2,5 (3,4) 35 26 Низький (LV) 2,1 (3,2 ) 25 12 Оч. низьке (ULV) 1,4 (2,7) 17 10

Далі, у силового контролера, керуючого в т. Ч. І авторозгін за технологією Turbo Boost 2.0, крім звичайного показника TDP є ще один - для випадку, коли як мінімум одне ядро ​​знаходиться в низькочастотному (LFM) режимі простою (при частоті 800 МГц для мобільних ЦП і 1600 для інших), а інші ядра сплять. Зазначені цією цифрою вати майже монопольно дістануться вбудованому ДП. З таблиці, де наведено параметри лінійок мобільних SB, можна дізнатися ще багато цікавого. Наприклад, при стандартній напрузі різниця між 2-ядерним і 4-ядерним ЦП становить аж 33-26 = 7 Вт для 800 МГц, але чомусь лише 10 Вт для базової частоти. Параметри для IB, очевидно, інші (хоча частоти простою ті ж), але ставлення має бути схожим: ДП отримає в кращому випадку ¾ номінального TDP, т. К. Все тепловиділення кристала не може бути зосереджено на одному п'ятачку збоку.

Втім, після тривалих періодів простою, коли чіп встиг охолонути, Turbo Boost 2.0, як ми вже знаємо, може перевищити показник TDP на час до 64 с (цей максимум програмується), поки температура не досягла межі. А тепер відомо, і наскільки можна перевищити - на 20-30%. Причому миттєве споживання енергії може бути ще вище і обмежується апаратним максимумом подачі струму для даного корпусу ЦП. На нього також повинен бути розрахований розташований на системній платі модуль VRM , Що подає регульовані напруги споживачам (перш за все - ЦП). А у IB до того ж виявляється можливість програмувати кілька рівнів TDP. Наприклад, у ноутбука можна відключити кулери для повністю безшумною роботи, і ЦП повинен бути «офіційно» сповіщений (через ОС і драйвери) про сильно зниженою теплоотводних здатності. Зате включивши режим турбопилесоса, можна додати кілька ват в резерв авторозгону.

Більш того, реально споживані вати, як не парадоксально, можна економити і при гарному охолодженні, враховуючи загальне властивість будь-якої КМОП -схеми - при нагріванні зростають витоку, причому пропорційно аж 4-го ступеня температури. Наприклад, при 100 ° C (373 Кельвіна) вони вдвічі більше, ніж при 40 ° C (313 K) - тепер ясно, навіщо оверклокерам рідкий азот. А витік в сучасних ЦП - це ≈20% всієї потужності, що для економного IB означає 10-15 Вт. Половину яких, отже, цілком можна заощадити, якщо активніше охолоджувати процесор. Тільки ось на самому такому охолодженні можна втратити стільки ж, та й шумом турбопилесос швидко дістане ...

Також стало відомо, що силовий контролер для оптимального балансу між швидкістю і економією обчислює метрику «масштабованості». Це не найвдаліший назва, виходячи з суті. Суть же полягає в тому, що метрика є прогнозом продуктивності при зниженні частоти нижче поточної. Якщо обчислюється, що в даний момент метрику можна підняти при незначне уповільнення фактичної роботи - то частота буде скинута на одну або кілька сходинок умножителя. Найвірніший для цього момент - коли ядра особливо часто стопоряться через кеш-промахів в L3, і тоді їх частота виявляється не так важлива на тлі темпу роботи ОЗУ. Якщо її знизити, скажімо, на 10% (зрозуміло, разом з напругою) - це допоможе зберегти 25% споживання ціною втрати 5% темпу фактично виконуваних обчислень. А ось якщо метрика наближається до 1, то продуктивність змінюється майже лінійно від частоти, і останню краще не знижувати. Зміст всіх цих вимірів і регулювань - щоб «масштабованість» в будь-який момент була ближче до 1 (100%). За твердженням Intel, у SB цей параметр рідко опускається нижче 90%, тримаючись в середньому на рівні 95% і часто піднімаючись до 99%.

Цікаво взаємодія потоків з їх індивідуальними оповіщенням про завантаження (програма може вказати процесору через ОС, що її можна приспати). Один з потоків в ядрі не може перевести його в стан сну, якщо другий активний. Але от якщо таких ядер два, то два сплячих потоку можна спарити в одному ядрі, яке і засне, а два активних - в іншому. Зрозуміло, це напевно знизить їх сумарну продуктивність, і тут важливу роль відіграє виставлений в ОС режим роботи (швидкісний, «оптимальний» або економний), правильно написані драйвери і окремо оновлювана прошивка силового контролера самого ЦП. У ядер є 4 C-стану : C0, C1, C3 і C6. Якщо все ядра (хоча неясно щодо ДП ...) знаходяться в C3, то весь ЦП переходить в PC3, а якщо в C6 - то в PC6. Буква P тут означає package - упаковка, т. Е. Корпус. З PC6 можна заснути в найглибшу «кому» - PC7, коли відключено майже все. Окремий набір з трьох економних станів є у ІКП: звичайний простий, відключення предзаряда бітових шин і їх термінаторів (кінцевої навантаження), а також (додатково) відключення місцевого умножителя. Переклад модуля в режим авторегенераціі також управляється силовим контролером.

Нарешті, доблесний процесор захищає не тільки себе, але і систему. При перегрів модуля пам'яті силовий контролер ЦП використовує дросселирование (пропуск тактів) шини і уполовінівает період регенерації. Останнє потрібно, т. К. При високій температурі чіпа ОЗУ відбувається прискорене розсмоктування заряду, що призводить до підвищеної ймовірності неправильного прочитання даних. А температуру контролер бере або з вбудованого в модуль термодатчика (який поки рідкість), або з VTS - «віртуального термосенсора».

VTS пророкує температуру, маючи, по-перше, дані з чіпа SPD (який давно є у всіх видах DIMM і підключений до ЦП по послідовній шині) про приблизний нагріванні модуля при різних операціях з пам'яттю (припускаючи, що ці цифри там присутні і вірні, що не факт ...), а по-друге - зібрану в ІКП статистику фактичних операцій з цим модулем. Однак цих даних недостатньо для точного передбачення (зокрема, обдув модуля береться як середньоочікувана «по лікарні», т. Е. По різних корпусах), і VTS часто показує нібито перегрів до 80-100 ° C, що веде до Дроселювання шини пам'яті. Тому якщо в модулі немає термодатчика, то таку «захист» рекомендується відключати, для чого є, наприклад, утиліта «Memory Throttle».

Модуль VRM теж має свій сенсор, показання якого, по ідеї, також повинні рятувати VRM від перегріву - мабуть, зменшенням навантаження. До речі, модулів VRM може бути кілька, але починаючи з SB (а також останніх ЦП AMD) вони все управляються загальної 3-провідний шиною стандарту SVID - причому мова йде не тільки про регулювання напружень, але і числа активних фаз (знову ж таки, для економії ). З цієї ж шині VRM повідомляє про свої можливості та обмеження, а також поточну температуру і опорі силових шин.

SB, як і попередні ЦП (починаючи ще з Core 2 Duo) підтримує ще одну цифрову шину управління силовими параметрами - PECI (Platform Environment Control Interface), який в 2011 р Intel чомусь назвала нової. Через цей інтерфейс вбудований силовий контролер підключається до зовнішнього, розташованому на платі, і повідомляє йому все необхідне, в т. Ч. Для регулювання обертів кулера. Зовнішній чіп же може управляти межею споживання ЦП (і піковим, і середнім) і іншими настройками, що їх диктують вимог платформи. моделі

Як завжди, прокоментуємо Список моделей в Вікіпедії . Процесори з ядрами архітектури IB офіційно називаються Core 3-го покоління, але т. К. Першим поколінням вважається Nehalem і його родичі (хоча до цього слово Core як торгова марка вже давно використовувалася Intel), то точніше буде сказати, що це 3-е покоління Core i. Якщо не брати до уваги серверних Xeon E3-12xx (L) V2, то найменування всіх видів Core відрізняється від минулих ЦП першою цифрою 4-значного номера (3 замість 2), а все інше досить схоже. У настільних моделей є такі лінійки (три крапки вказує на відмінності від пункту вище):

  • Core i7 38xx і 39xx: імовірно, з такими номерами вийдуть «екстремальні» моделі без ДП, тільки от біда - у SB-екстремалів номера теж починаються з трійки. Але чому? І їх як не переплутати? Відповідь див. Нижче ...
  • Core i7 37xx (поки доступні тільки моделі з цифрою 70, зате їх аж 5): 4-ядерні ЦП зі включеними Hyper-Threading (HT) і авторозгін всього (ДП - до 1150 МГц), мають 8 МБ кешу L3 і старший ДП HD4000, офіційно підтримують пам'ять до DDR3-1600;
  • Core i5 35xx: ... мінус HT і 2 МБ L3; HD4000 доступний поки що лише у 3570K, а у багатьох інших моделей тут і далі - HD2500;
  • Core i5 34xx: ... Turbo-частота ДП - 1100 МГц, а модель 3470T зовсім вибивається із загального ряду - вона навіть не 4-ядерна; 3475S - єдина з HD4000;
  • Core i5 33xx (в списку поки не вказана планована модель 3335S): ... Turbo-частота ДП - 1050 МГц, а у 3350P графіка повністю відключена;
  • Core i3 32xx: 2 ядра, HT, 3 МБ L3, PCIe тільки версії 2.0 (хоча ви майже нічого не втратите), і без авторозгону x86-ядер;
  • Pentium G21xx: ... мінус AVX , HT і спецфункцій ДП (Quick Sync Video, InTru 3D, Clear Video HD, Wireless Display і Insider), в результаті чого останній тут зветься просто HD Graphics - точно також, як і в попередніх двох поколіннях «Пентіум». Знову ті ж питання: чому номера цих моделей починаються з двійки, і як не переплутати їх HD Graphics з аналогами в попередніх ЦП? А по качану і ніяк - це працює фірмова технологія Intel Bardack 3.0 :)
  • Pentium G20xx: ... пам'ять - тільки до DDR3-1333;
  • Celeron G16xx: ... мінус 1 МБ L3 (залишиться 2).

Що стосується букви після номера, то її розшифровка незмінна:

  • немає літери - великий TDP;
  • K - великий TDP і розблокований множник (який, до речі, тепер досягає 63 і може вручну змінюватися без перезавантаження);
  • S - середній TDP;
  • T - малий TDP;
  • P - процесор з вимкненим ДП і «особливим» TDP;
  • X - передбачувані «екстремали» напевно знову будуть закінчуватися цією буквою.

TDP настільних моделей (якщо не брати до уваги P-версії і прийдешніх «екстремалів») приймає значення 77, 65, 55, 45 і 35 Вт. Причому значення букв K, S і T в цьому ряду не обов'язково сусідні. (Спочатку тут ще була цифра 95, але Intel швидко стала вказувати і для цих ЦП 77 Вт, заявивши, що «95» було потрібно розробникам материнських плат і кольорів для сумісності і з SB, і з IB, а ось тепловиділення самих IB на 18 Вт менше.) «5» в кінці номера означає HD4000 замість HD2500, але тільки не для 37xx і K-моделей (де старший ДП і так є), та й до майбутніх «Селерон» і «Пентіум» це також навряд чи буде відноситься . Уже заплуталися? Підбираєте витончену тортури для маркетологів Intel? Стривайте, адже ще є мобільні моделі! Вони орієнтуються за окремим набору букв (слава Муру, що і тут розшифровка однакова для Core, Pentium і Celeron):

  • XM - «екстремально» 4-ядерний;
  • QM - просто 4-ядерний;
  • M - просто 2-ядерний;
  • U - особливо економний 2-ядерний (і базова частота ДП тут не 650 МГц, як у попередніх, а 350);
  • Y - найекономніший 2-ядерний;
  • E - для вбудованих застосувань;
  • C - у нових версій SB, що вийшли в цьому році (ЦП Gladden для платформи Crystal Forest), ця буква означет особливо економні вбудовані версії, що працюють на дуже низьких частотах (наприклад, Xeon E3-1105C - 4 ядра, 1 ГГц і 25 Вт) , позбавлені ДП і авторозгону, але (навіть у 1-ядерних версій) зберігають в наявність всі інші властивості повноцінного чіпа: AVX, HT, ECC-пам'ять і т. п. до речі припустити, що і серед IB з'являться аналогічні моделі з тією ж буквою C.

А ось з номерів зрозуміло трохи більше ніж нічого - у Core друга цифра моделі буває від 1 до 9, і по ній не можна точно визначити навіть число ядер: 1-5 це 2-ядерні ЦП, 7-9 - 4-ядерні, а 6 - як доведеться. Добре, що у всіх мобільних Core i включений HT, а у Pentium і Celeron його немає - але не факт, що чергова нова модель не стане винятком. Цифра в кінці номера означає:

  • 2 - знижений TDP;
  • 5 - +100 МГц до Turbo-частоті у ДП;
  • 7 - низький TDP (але тоді навіщо буква U?);
  • 9 - найнижчий TDP (дублер літери Y).

Мобільні Pentium 2020M і 2117U, на відміну від настільних тезок, отримають лише по 2 МБ L3 - також, як і у вбудованих Celeron 1020E і 1047UE. Нарешті, є ще Celeron 927UE - 1 ядро, 1 потік і 1 МБ L3. І напевно це не остання 1-ядерний IB. Причому, судячи з еволюції моделей на ядрах SB, деякі з майбутніх 1-ядерних Селерон можуть навіть отримати HT.

Мобільний ряд TDP такий: 55 (тільки для -XM), 45, 35, 17, 13 і 10 Вт. Як і обіцяно, деяким з цих моделей дозволено регулювати TDP «на льоту»: 7 ← 10 ← 13, 14 ← 17 → 25 (молодшим 25 Вт недоступні) і 45 ← 55 → 65. Так-так, 65 Вт в ноутбуці, але ж там ще й відеокарти бувають! Сплативши $ тисяча дев'яносто шість за один тільки процесор, ви, крім іншого, зможете посмажити під ноутбуком яєчню, але ось тягати батарейки в валізах краще тільки в «Ералаш» ... На протилежному кінці спектра - моделі з буквою Y, які можуть скорочувати TDP аж до 7 Вт ( називається це сценарним споживанням), але ціною ще більшого зниження швидкості і максимальної витримується температури (зі 105 до 80 ° C).

Для роботи з IB підійдуть і деякі старі чіпсети 60-й серії (Z68, P67 і H67), і нові - 70-е, що працюють тільки з SB. Їх настільні версії докладно описані в нашому матеріалі , А повні дані на всі 12 видів (включаючи 6 мобільних) дані тут . Головна цифра звідти: TDP мобільних версій - 3-4,1 Вт. У сумі з наіекономнейшімі з ЦП виходить всього 20 Вт. Кристали і те, що зверху

код Число
ядер Обсяг
кеша
L3, МБ Версія
ДП Розміри
і площа
кристала, мм (²) HE-4 4 8 HD4000 19,631 × 8,141 = 159,8 HM-4 6 HD2500 17,349 × 7,656 = 132,8 H-2 + 2 4 HD4000 14,505 × 8,141 = 118,1 M-2 3 HD2500 12,223 × 7,656 = 93,6

Поки відомо про 4 видах кристалів, але за аналогією з SB можна припустити, що сюди ще повинні увійти як мінімум дві серверні версії (E і EP) без ДП, з 4-канальним ІКП і 40-смуговим контролером PCIe: 4 ядра + 10 МБ L3 і 8/10 ядер + 20/25 МБ. Більш того, судячи з останніх повідомлень, 22-нанометровий техпроцес дозволить випустити навіть 12-ядерні версії з 30 МБ L3. Наявні сьогодні кристали упаковуються в корпуси LGA -1155 (для однойменного настільного роз'єму), rPGA -988B (для мобільного Socket G2), BGA -1023 і BGA-1224 (ці два - для безпосередньої пайки до плати) - всі вони знайомі по SB, так що з тильного боку корпусу виглядають як зазвичай.

Цікаво, що показані в таблиці цифри для кристала HE-4 відповідають степпінг E1, який випущений на продаж. А ось раніше показані публіці чіпи мають попередню версію (мабуть, E0). Ця ж версія потрапила дослідникам з фірми UBM TechInsights, які оцінили площа в 170 мм² і встановили, що додаткові 1,5-2 мм довжини вгадуються в районі трактів ДП. Такого подовження якраз вистачило б, щоб збільшити їх число з 16 до 24. Може бути, до останнього часу в Intel були такі проблеми з надійністю роботи цієї частини, що вона вирішила закласти в ДП 50% -ний резерв? Або це тестувалася нова, 24-трактова версія?

На жаль, число транзісторів, з Яким ми так любимо Бавіті, відомо только для найбільшої Версії HE-4 - 1420 МТР . Техніка для подібних за параметрами старшої Версії настільніх SB Ранее Вказував 995 МТР, но потім Свідчення змініліся на 1160, аргументуючі тім, что, Мовляв, в минуло раз не вважаю деякі сервісні структури, необхідні для реализации логічної схеми в кремнії. На цею раз, мабуть, в 1420 МТР Такі увійшлі, тому хоч Одне Арифметичний дія ми зможемо сделать: 1420-1160 = 260 м, з якіх, пріпустімо, половина додані новому ДП (в старому HD3000 Було 114 МТР), что Цілком лінійно б відповідало отриманий прискореного в его работе. Велика частина решті - добавки и доопрацювання внеядра. А ядер (в кожному з яких у SB було по 55 МТР) напевно дісталися всякі дрібниці.

Дивлячись на перші фотографії цієї версії кристала (а інших ми поки не маємо), видно, що відносні розміри основних структур ядра не змінилися, що не дивно. Масштабування матриць L3 теж майже таке ж, як і у логіки - якщо, звичайно, її спеціально не розрядиться, бо розкладка чіпа на великі блоки така, що робити ядро ​​вже банку L3 сенсу немає.

Частина 2   Енергоефективність та авторозгін   За цими пунктами нового небагато: зниження напруги і споживання ЦП в енергосостояніі S3 (сон всієї системи), впровадження   силових ключів   в контролери   введення-виведення   (Окремо для пам'яті і інших), і технологія PAIR (power aware interrupt routing - подача ядер сигналів про переривання з урахуванням економії енергії), яка при частковому навантаженні вибирає одне з включених ядер для обробки всіх переривань, щоб інші ядра продовжували спати
Все звично і знайомо по SB: в центрі - 4 x86-ядра і їх банки L3, внизу зліва - порожнє місце, праворуч - ІКП, лівий край зайнятий ДП, правий - внеядром.В ДП добре видно 16 векторних трактів і 2 однакових блоку керуючої логіки (вгорі і внизу) для кожної половини трактів, а по центру ще один загальний блок.Нижні чверті банків L3 мають порожнечі між лівими і правими матрицями - у версії HM-4, де у банків ця чверть відсутня, сюди вдвигается ІКП.У старшому 2-ядерному кристалі H-2 ІКП лівою частиною підлазить під ДП.А ось як H-2 обрізається до M-2, поки неясно - в ДП треба щось додатково видаляти, щоб вмістити по ширині ІКП.

Той же чіп, але не на рівні транзисторів і (можливо) першого шару металу, як ми звикли бачити, а майже з усіма верствами - крім самого верхнього, на якій «накочуються» кульки-контакти, і, можливо, ще кількох.


А ось готові кристали SB і IB (під однаковим збільшенням), повністю покриті висновками, під якими майже нічого не видно навіть на великих знімках.(З сайту EE Times ) До речі, нижній знімок якраз і демонструє подовжений степінг HE-4.

Однак навіть на рівні транзисторів без правильної методики зйомки мало що видно.Фото (с сайта ElectroIQ ) Зроблено компанією Chipworks в процесі «розборки» кристала після розчинення всіх мідних доріжок і міжшарових ізоляторів.

Порівняння розмірів повноцінних 4-ядерних кристалів SB і IB в однаковому масштабі.За рахунок сильного ускладнення ГП його площа навіть збільшилася, причому разом з порожнім місцем лівіше ІКП (що неминуче при такій розкладці).

А ось це зображення показали першим - ще на форумі IDF'2011.При порівнянні з пізніми ясно, що ніяких нових технічних тонкощів звідси не виловиш, бо в Intel сидять такі ж мастаки Фотошопа, що і в AMD.Мало того, що низ чіпа замінений дзеркальним відображенням, так ще й з ДП намухлювали.

Незабаром після виходу ЦП на світло оверклокери з'ясували, що разгоняемость нових ЦП, не дивлячись на багатообіцяючу економію нового техпроцесу, виявилася меншою, ніж у SB. На це є дві причини: по-перше, менша площа кристала дозволяє розсіювати пропорційно меншу кількість енергії, тому що питома теплопровідність кремнію на одиницю перетину незмінна. По-друге (і це впливає куди більше площі), якщо врахувати не тільки кристал, то питома теплопровідність в даному випадку все ж змінилася, причому також в меншу сторону, т. К. Відвід тепла обмежується не тільки площею кристала, скільки якістю контакту зі вбудованим теплорозподільника (IHS, integrated heat spreader) - металевою кришкою, що покриває кристали більшості сучасних ЦП. Її роль в тому, щоб верхня її частина, якої стосується радіатор, виділяла тепло максимально рівномірно. Без неї виявилося б, що з кристала треба відводити ≈50 Вт / см², зате залишилася навколо площу не відводить майже нічого.

Щоб розподільник працював ефективніше, його контакт з кристалом повинен мати максимальну теплопровідність, щоб тепло якомога швидше відводять крізь нього. До сих пір Intel використовувала безфлюсовую пайку металу з тильною частиною кристала. (Флюс це добавка до металу для видалення поверхневих оксидів, що заважають пайку. Але він має гірші теплові і електричні параметри, ніж приймає метал, тому потрібно створити умови, або не викликають поверхневе окислення металу навіть при нагріванні, або видаляють окисли до спікання - і тоді можна обійтися без флюсу.)

Однак в IB пайка замінена термопастой, яку обивателі звикли бачити між процесором і радіатором, але її теплопровідність гірше. В результаті максимальна витримується кристалом температура опустилася з 94 до 85 ° C (якщо судити за показаннями термодатчика ЦП), вище якої починається троттлінг (дроселювання) частоти. А при розгоні різниця з SB досягає вже 20 ° C при інших рівних. Більш того, теплопровідність конкретно цієї пасти гірше інших її видів, так що перед розгоном тепер рекомендується зняти кришку, очистити від висохлої старої пасти (не пошкодивши кристал і не подряпавши кришку, що вельми непросто), нанести нову (якісну) і встановити кришку на місце .

Раніше такий же прокол траплявся з лінійками Core 2 з E4xxx по E6xxx. Як і тоді, передбачувана причина - економія грошей. Яка економія вийшла насправді, враховуючи, що блогери і оглядачі встигли роздути скандальчик, - питання спірне. Intel лише підтвердила, що при розгоні температури будуть вище очікуваних, але запевнила, що при штатних частотах надійність не постраждала. Деталі про транзисторах

незалежний аналіз кристала компанією ChipWorks показав, що в чіпі як і раніше 9 рівнів межсоединений , А довжина затвора дорівнює 22 нм (для техпроцесу з такою ж чисельно технормой довжина повинна бути 11 нм, але пам'ятливі читачі напевно згадають 3-ю частину нашого мікроелектронного огляду, де наочно показувалося, що відбувається з нанометрами на самом деле), а мінімальна відстань між затворами (наприклад, в СОЗУ) - 90 нм. Для попереднього, 32-нанометрового техпроцесу Intel ці параметри були 30 і 113 нм відповідно. Як бачите, ніякого лінійного зменшення немає, але ми це і раніше з'ясували ... До речі, для ясного розуміння нижченаведених зображень періодично порівнюйте їх з нашим теоретичним описом 22-нанометрового техпроцесу (за посиланням вище).

Кристал в розрізі
Кристал в розрізі.Величезна «байда» в центрі - останній, 9-й рівень металу, на який насаджені кульки припою для контакту з підкладкою.Решта площі кристала, не зайнята кульками, покрита захисним ізолятором, який тут видно поверх металу.Величезна площа перетину 9-го шару щодо інших обумовлена тим, що він використовується як силовий і теплової розподільник.А в самому низу видно шар транзисторів.(Тут і далі в цьому розділі - фото ChipWorks)

Це перетин паралельно затворам ряду транзисторів.Сірими стрілками позначені затвори, а білими - витоки і стоки.Вище видно перший рівень доріжок.

Тут видно перші 5 рівнів доріжок і інвертор у вигляді пари многозатворних транзисторів типу FinFET (з каналами-плавниками): n МОП зліва і pМОП справа.Стрілкою позначений контакт до їх затворам, а під ним - подвійний ряд затворів.Над кожним транзистором видно загальний для плавців контакт витоку або стоку (вони однакові і залежать лише від напрямку струму), а під ними - звичайна пластина (а не дорога типу SOI , Як у AMD).

Затвор nМОП-транзистора огинає канали, що мають у перетині форму високого трикутника із закругленою вершиною (pМОП-канали з боку нагадують шахового слона).Тонка темна лінія вздовж нижнього краю затвора - високопроніцаемого (high-k) подзатворного ізолятор.Сам затвор вистелений нітридом титану (TiN, товстий світлий шар), що є «робочим металом» для nМОП, як і в 32-і 45-нанометровому техпроцесах Intel.У pМОП цю функцію виконує TiAlN.(Якщо читач захоче згадати, навіщо потрібна і чим важлива вся ця хімія - все описано тут .)

Раз вже нам так подобається вважати транзистори в чіпах - чому б не порахувати і атоми в них?:) Ось вершина каналу nМОП-транзистора під максимальним збільшенням.Точки - це ряди атомів кремнію.Тут наочно видно, що канали в транзисторах (не тільки цього типу, а скрізь і давно) орієнтовані в напрямку - т. Е. Вздовж одного з трьох напрямків кубічних грат кремнію, щоб проходять по каналу електрони рідше стикалися з атомами (в чому суть електричного опору).

Цей перетин масиву pМОП-транзисторів із загальним каналом (т. Е. Перпендикулярно видам на фотографіях вище).Тут є 4 робочих затвора і 2 хибних, які працюють лише як законцовки плавника.У цих 4 транзисторів напевно є й інші канали, паралельні даним - ближче і / або далі площині цього перерізу.Цікаво, що вершини затворів витравлені і заповнені ізолятором, а контакти до витоків і стоків - самосовмещённие, як у мікросхем пам'яті.

Крупним планом показаний один з транзисторів.Контакти (в яких добре видно вистилає нітрид) опускаються до витоків і стоків, сформованих з кремнію, легованого вприснутим в нього германием, щоб розтягнути крок решітки в цій області.Це створює механічне стиснення вздовж каналу, що корисно для мобільності дірок.У nМОП-транзисторів канал, навпаки, розтягується, збільшуючи мобільність електронів.Таким чином, в плавникових транзисторах теж формується напружений кремній, як і в попередніх техпроцесах.

Порівняння затворів двох видів транзисторів.Метал-заповнювач був змінений зі сплаву титану і алюмінію на вольфрам (темне «ядро» по центру).Його виявляється більше в nМОП-затворах, т. К. В pМОП заради економії на числі операцій з пластиною присутні обидва робочих металу, а ось з nМОП нітрид титану (в pМОП він - крайової шар з плавними переходами між відтінками сірого) після покриття витравлюється, а потім зверху в усі транзистори осідає TiAlN (світліший і зернистий).

Наочний ракурс на транзистори під кутом.Вертикальні світлі смуги - затвори, в т. Ч. Загальні для комплементарної пари транзисторів.Затвори перетинають (або обтикатимуться - якщо вони помилкові) тоненькі стінки-канали, у яких видно невеликі горбки або колонки - це спучування SiGe в місцях витоків і стоків.Причому щось схоже спостерігається і у nМОП-транзисторів, але це залишки металу контактів.Вобщем, все не зовсім так, як на кольорових діаграмах ...

підсумок

Щоразу для останнього розділу перше, що спадає на думку автору - текст, що нагадує новорічне звернення російського президента до народу: цей рік був непростим, але успішним, а наступний буде ще важче, але і ще успішніше, а також про такі-то відсотки зростання надоїв в Зокрема Батьківщини і ВВП на душу населення ... Говорячи про нові процесори, виходить приблизно так: минула архітектура була складною і багато в чому новаторською, а нинішня стала ще складніше і ще передові, отримавши такі-то відсотки зростання продуктивності і економності (які більшість читачів і так з'ясували з раніше вийшли тестів) ... Замість банальностей краще напишемо про те, чого не треба робити, коли ви тільки що випустили відмінний процесор: про нього не треба брехати. А Intel тут чомусь прокололася.

9 січня 2012 року на виставці CES один з високих керівників в Intel Мулі Іден представляв Ivy Bridge і системи на їх основі. По ходу презентації він показав те, що в його промові уявлялося гоночної грою Formula 1 з графікою DX 11, ганяти на новому «ультрабуке». Але все місцеві Уважні Глядачі помітили інтерфейс програми VLC, яка просто програвала ролик замість реальної гри (точніше, намагалася, бо навіть відтворення кліпу вийшло рваним). Фото і посилання на відео є тут , Де пропонується і очевидне пояснення: якість графіки (і, особливо, драйверів) у ДП Intel все ще таке паршиве, що довірити їм сучасну гру в реальному часі на презентації все ще не можна - не дивлячись на всі заяви про можливість такої гри.

У 2006 р з'явився перший чіпсет Intel з вбудованим 3D-движком - G965. Драйвери не працювали вже тоді, і кожен раз перед виходом нового покоління ДП компанія обіцяла, що ось тепер-то все запрацює. Йшли роки ... Драйвери для графіки SB до кондиції так і не довели - обіцяні ще в 2010 р можливості апаратного прискорення DX11 так і не виконані, а OpenCL і раніше здійснюється тільки x86-ядрами. (До речі, згадка підтримки DX 10.1 було видалено з пізніх версій рекламних матеріалів для платформи Cedar Trail для нових ЦП Atom, коли публіка виявила, що навіть їй там не пахне ...) І ось тепер недовикористані можливості HD3000 прийшли на зміну недопоказанние можливості HD4000.

Що зазвичай відбувається, коли заявлене і обіцяне не виконується? «Скажімо, що це лише передпродажні зразки, тут можливі невеликі глюки» ... «перелопатити мільйон чіпів і відберемо ті два, які повністю запрацюють - їх і покажемо» ... «Вручну оптимізуємо код" демок ", щоб витягнути все що можна з цих ЦП, навіть якщо в реальних програмах такої оптимізації майже не буде »... Це тощо цілком часто використовується на презентаціях. А ось чого зазвичай не роблять, так це не підміняють живу картинку роликом і вже тим більше не обманюють про джерело цієї картинки навіть після викриття. Мулі, зрозуміло, відразу зрозумів, що для глядачів уже «все пропало», але віджартувався, заявивши, що гра «запущена з-за лаштунків», що теж неправда.

Мораль тут проста - якщо щось не зовсім виходить, то про цю частину краще взагалі не говорити, ніж кидати пил в очі. Тим більше, коли є маса деталей, які повністю готові і відмінно працюють. Інакше вийде, що комусь із уважний читач або Глядачів прийде в голову крамольна ідея про те, що не тільки гра «запущена з-за лаштунків», а й будь-які інші заявлені можливості є не більше ніж блискучими фантиками. Навіть якщо, як у випадку з Ivy Bridge, це зовсім не так.

Але чому?
І їх як не переплутати?
Знову ті ж питання: чому номера цих моделей починаються з двійки, і як не переплутати їх HD Graphics з аналогами в попередніх ЦП?
Уже заплуталися?
Підбираєте витончену тортури для маркетологів Intel?
Але тоді навіщо буква U?
24. Може бути, до останнього часу в Intel були такі проблеми з надійністю роботи цієї частини, що вона вирішила закласти в ДП 50% -ний резерв?
Або це тестувалася нова, 24-трактова версія?
Раз вже нам так подобається вважати транзистори в чіпах - чому б не порахувати і атоми в них?
© 2008 — 2012 offroad.net.ua . All rights reserved. by nucleart.net 2008